风景这边独好 详解Venice核心(1)
前言：
受硬件发烧友追捧的Athlon 64处理器在去年下半年开始改用90nm制程的新核心。目前，90nm K8 Winchester核心已经广泛应用在Socket 939 Athlon 64 3000+、3200+和3500+和Socket 939、754 Sempron处理器系列中。然而Winchester并不能完全取代此前采用130nm制程的Athlon 64处理器核心。
之所以这样，里面有诸多原因，其中最大的问题是Winchester核心的频率提升潜力的并不是很理想。与130nm核心相比，尽管它拥有较低的电源消费量及热量，但基于Winchester核心的处理器最大实际工作频率仅仅只有2.2GHz。这也是为什么拥有2.4GHz和2.6GHz核心频率的Athlon 64顶级型号及Athlon 64 FX-55仍然基于采用0.13微米制程的Newcastle和ClawHammer旧核心的原因。
然而，AMD宣称将在今年四月开始停产基于旧制程核心的Athlon 64处理器了。正是在这种情况下，第一款基于Winchester核心的处理器诞生了！AMD公司的工程师们已经完成了大量工作。他们设计了一个新的90nm Venice核心(E3改进版)，它应该会让130nm旧核心成为历史。
对新核心寄予的巨大希望是基于这个事实的：AMD开始引入专门对Venice核心使用的新生产标准了。当然，这个新核心并不仅仅只用来取代低频Athlon 64型号的Winchester核心、将新功能性、新特性能引入到了这些处理器之中那么简单，同时也将取代在顶级Athlon 64处理器中使用的Newcastle和ClawHammer核心。
而且Venice的到来为更快的Athlon 64处理器型号的发布亮起了绿灯。在不远的将来，AMD预计会发布基于Venice和San Diego核心(San Diego是Venice的改进版，具有更大的L2缓存)的Athlon 64 4200+和Athlon 64 FX-57新处理器。那么新的Venice核心将为Athlon 64 带来多大的新意思呢？这就是本文所要探讨的主要话题！
一、Venice核心新在那里？—三大新特性！
1、Dual Stress Liner(DSL)技术
在2004 年末，AMD和IBM联合公布在晶体管工艺领域取得突破。这两家公司的工程师共同开发了一项称为Dual Stress Liner的技术，可以将半导体晶体管的响应速度提高24％。
其实这技术背后的原理是相当简单的。事实上，DSL很类似于英特尔在90nm生产技术中引入的应变硅技术。我们都知道，晶体管越微细化，运行速度就越高，但同时也会引发泄漏电流增加、开关效率降低，从而导致耗电和发热量的增加。而Dual Stress Liner通过向晶体管的硅层施加应力，同时实现了速度的提高与耗电量的降低。
换句话说，DSL能改变硅之间的原子格，从而让晶体管获得更快的响应时间及更低的热量。在一种情况下硅原子是被“拉开”的，而在另一种情况下则是“挤在一起”的，这通过把它们移到一个具有要么伸展，要么压紧的原子格的氮化物封闭层上来实现。与Intel使用的应变硅不同，来自AMD和IBM的DSL能够被用于两种类型的晶体管：NMOS和PMOS(具有n和p通道)而无需使用极难获得的硅锗层，硅锗层会增加成本，并且有可能影响芯片的产量。
DSL这种双重性性，让它比英特尔的应变硅更有效：DSL可以将晶体管的响应速度提升24%，而应变硅能提供的最大改进在15-20%。并且更重要的是，AMD和IBM 这项新技术对产量及生产成本并没有任何负面影响。由于在生产时无需使用新的生产方法，所以使用标准生产设备和材料便可迅速展开量产。另外，配合使用硅绝缘膜构造(SOI，绝缘体上硅)与应变硅，还可生产性能更高、耗电更低的晶体管。
风景这边独好 详解Venice核心(2)
新的Venice处理器核心是AMD第一款应用Dual Stress Liner技术的桌面处理器。这项新技术与目前的SOI技术共同使用可以让基于Venice的处理器能够达到更高的核心工作时钟频率。AMD工程师们预料，Dual Stress Liner和SOI一起结合可以让Athlon 64处理器的频率潜力有大约16％的增长。换句话说，基于Venice的CPU应该拥有达到2.8GHz的标称频率。
2、支持SSE3指令集
在生产技术转换过程中也引入了一些更具切实意义的东西。我们应该首先指出Venice处理器核心所支持的SIMD指令集有所扩展。目前基于Venice核心上的Athlon 64已经提供对SSE3指令的支持，就象基于象基于Prescott核心的Pentium 4处理器一样。然而,需要提醒你的是SSE3并不是一个完整的指令集，但仅仅只是SSE2指令集的扩展版本。
因此，Venice所支持SSE3指令集包括11条新指令：
(1)ADDPS，HSUBPS，HADDPD，HSUBPD
这几条是优化命令，它们能有效地优化标量向量乘积的计算，可以对程序起到自动优化的作用。这些指令对处理3D图形相当有用。
(2)ADDSUBPS，ADDSUBPD，MOVSHDUP，MOVSLDUP，MOVDDUP
这几条属于数据处理指令，这些指令可以简化复杂数据的处理过程，由于未来数据处理流量将会越来越大，因此Intel在这里应用的指令集最多、达到了五条。
(3)FISTTP
这属于数据传输命令，它有利于x87浮点转换成整数，并可以大大提高优化的效率。
(4)LDDQU
这属于特殊处理命令，这条指令主要针对视频解码，用来提高处理器对处理媒体数据结果的精确性。
在P4中SSE3还包括MONITOR、MWAIT两条指令，而在Venice核心中已经被省去了，因为它们只对Hyper-Threading技术起作用。
因此，基于Venice核心上的新Athlon 64处理器是目前支持最多SIMD指令集的处理器，包括3DNow!，SSE2和SSE3。从技术上来看，SSE3对于SEE2的改进非常有限，我们不应该期望SSE3指令集能为新Athlon 64带来大幅度的性能提升，而且性能提升也需要有软件支持为前提。尽管Intel在03年夏天就为软件开发者公布了SSE3指令指南，但目前支持SSE3软件的软件寥寥无几，而且都是一些特殊应用程序。
3、改良的整合内存控制器
每推出一款新Athlon 64处理器核心，AMD工程师都会改良一下它们的整合内存控制器。虽然这可以在一定程度上增加处理器的性能，但更主要的是为了增加内存控制器对不同DIMM模块和不同配置的兼容性。
此前基于采用90nm 制程、Winchester核心的 Athlon 64处理器当与4条DDR400 SDRAM内存模块搭配使用时，性能将会受到一定程度是限制。如果在一个基于Winchester 核心的Athlon 64处理器的系统中使用4条单面DDR400 ，那么这些内存模块只能工作在2T默认模式下，这将会这导致使系统性能要比普通水准的性能低几个百分点。
如果使用4条双面内存模块装，DDR400 SDRAM将不能工作在它默认工作频率下，工作频率将会自动降到333MHz。AMD工程师们承诺在新的Venice核心中解决这个问题，他们也的确实现了他们的承诺。基于Venice的Athlon 64处理器能够没有任何限制地与四条单面DDR400 SDRAM内存一起运行，并且如果安装了双面DDR400 SDRAM DIMM的话，它们能够以2T时钟工作在400MHz下。
除了Venice内存控制器的兼容性得到改进外，内存控制器的性能也有显著的提升。在Venice运行在性能最佳模式时优，我们明显感受到增强型硬件数据预取和更多的写入联合缓存区(4个代替2个)所带来的性能提升。
所有这些改进正是基于Venice核心的Athlon 64处理器在同频下能胜过旧核心的原因，并且如果在系统中安装了四条内存模块的话，那性能提升将会更为明显。
风景这边独好 详解Venice核心(3)
二、新产品，新的产品阵容线
新90nmVenice核心将会应用到AMD所有Socket 939 Athlon 64处理器系列中。如果说此前的Winchester核心只能用于工作频率低于2.2GHz的处理器，那么Venice显然应该有助于改善这种情况。AMD从四月4日开始发布基于Venice核心的Socket 939 Athlon 64了，PR值从3000+到3800+。需要注意的是，3000+，3200+和3500+ CPU型号将取代Winchester核心上的相应型号，而新的Athlon 64 3800+将取代Newcastle核心上的相应产品。
整个核心替换还将包括Athlon 64 4000+，它现在是基于ClawHammer核心的，拥有1MB L2缓存。四月十五日，AMD将开始推出基于San Diego核心的新Athlon 64 4000+处理器，它架构、功能与Venice一样，但拥有更大的L2缓存。下表中列出了基于新旧处理器核心的所有Socket 939 Athlon 64处理器，它们已经上市或短期内将现身：
从上表我们可以看到，基于Venice的CPU还有一个更令我们感到惊奇的地方：动态电压。在对处理器内核心封装时，AMD采取了与Intel一样的手法—基于Venice的处理器将不会在内核封装上标识电压。不同的CPU可能会有不同的电压：1.35V或1.4V。但不幸的是，我们以后从它的外观上将无法知道处理器的默认核心电压。
至于在TDP(散热设计功率)方面，新的Venice核心的发热量看起来似乎与老版核心一样，然而实际上情况却并非如此。这一点已经得到证明：Venice拥有更大的频率提升潜力，这主要是因为优异的散热设计有效控制了热量的产生。基于Venice核心的Athlon 64在2.6GHz频率以下的功耗将只有89W，而只有在工作频率达到2.8GHz时才会达到更高一级TDP标准—104W。
总而言之，Venice核心除了以上改进之外，它的内核尺寸及晶体管数量仍与Winchester一样。下面还是让我们看看首款采用Venice核心的Athlon 64处理器—Athlon 64 3800+。这是Athlon 64处理器家族中新的顶级型号，它将在4月15日之前正式进入零售市场。
风景这边独好 详解Venice核心(4)
基于新Venice内核的处理器看起来与它的前辈相差无己。不过，我们仍然可以从编号中辨出谁才最是新者。在处理器封装盖上，如果最后两个字母是“BP”的，就暗示这是最新的Venice核心(E3修正版)。下面是这款处理器在CPU-Z诊断工具所显示出来的相关信息：
令人遗憾的是，最新CPU-Z 1.28版本仍然无法识别出Venice核心，但它检测出该核心支持SSE3，并显示了新处理器的ID号：00020FF0h。
结语：
尽管Venice核心仍然采用与老版核心相类似的内部架构，但从实际的观点上来看，他仍然显著地不同于前辈：Venice核心引入了DSL技术、SSE3指令集，成功拓展Athlon 64处理器频率提升潜力及功能性。因此，即使这个时候AMD决定不大肆宣扬新核心的发布，我们也不能忽视它为Athlon 64处理器家族的进一步发展展现了新的前景这个重要的事实。那么基于Venice核心的新Athlon 64 3800+的性能、超频性能是否得会有新的突破呢？迟些时候我们将为大家揭开这个迷团……
本文出处：姑苏飘雪 天极网
网友评论