AMD处理器的执行效率很高大家都知道，本人是一个AMD的FANs，再看了众多的技术介绍后在这里谈谈自己的理解
我们都知道，提升速度的方法之一是提升时钟频率，但这并不是Hammer所关心的，因此AMD不会为提升时钟频率而花太大力气。从根本上说，AMD是缩短并拓宽Hammer核心的管道，而Intel则采用了另一种方法，就是管道中增加了“级”，从而为频率的提升提供了更大的空间。 AMD其实是增大了管道，这样可以用来提升运算速度，但提升时钟频率的空间却不大。可以这样说，由于AMD对于管道设计采用了这种增加其实际工作能力的方法，如果AMD一直执着于其效率至上的设计理念，将很难跟上Intel采用超长管线技术CPU的时钟频率。
处理器内核图解
简单的说，Hammer与众不同之处便是拥有更高的IPC，其内部的执行单元与CPU实际的指令数基本相当。那么AMD是如何实现这一点的呢？我们先可以简单设想：设计人员仅仅是增加了更多的ALU、FPU和AGU（基址寻址单元），但这样做事实上是行不通的的。因为，无论AMD还是 Intel芯片中的执行单元都已近饱和。设计者不得不考虑使执行器更有效地工作。Intel通过超线程技术解决了这个问题，从而使得支持双处理器的操作系统可以将一颗CPU认成两颗使用。通过使数据流量比平时多一倍，令执行器能从事更大的工作量。但是，正如我们所见，这种方法并不能提升速度。
AMD:时钟频率≠运行速度（二）而AMD则有它独特的方法：
第一，AMD在核心内部整合了内存控制器和北桥。这是相对于先前设计的一种主要改变。为了详细描述它是如何使系统提速的，我们有必要了解它的独特工作形式。目前内存速度已经达到了一定程度，它比现今的CPU外部总线要快多了。当处理器需要从系统内存中调用数据时，它必须发出一个指令，通过系统前端总线到达主板的北桥。而如今，指令可以利用集成的内存控制器通过内存总线来直接访问内存。这样，内存便可以自我搜索数据。当指令返回时，整个进程就会驻留内存以便于最终对CPU的数据传送。现在，我们将不需要在FSB和系统内存的延迟上花费时间。AMD可以控制北桥与整台内存控制器的数据交换。通过这些措施，CPU的速度可以显著的得以提升。内存的数据交换将与CPU的时钟频率同步，而不会受制于缓慢的前端总线。但随着内存数据交换的加快，执行单元中越来越多的数据流将成为问题，而且部分使用AMD CPU的用户将不再会有高端的芯片组。目前，DDR内存仍是Hammer的选择。主板制造商将十分欢迎整合的北桥。因为他们在设计产品时将会更为容易而不必再为北桥头痛。
核心架构变动
第二，Hammer中的管线对于高性能分支预测器的需要更为强烈。毕竟增大的管线将意味着错误的分支预测所导致的延迟。Intel通过增加执行追踪缓存来解决这个问题。AMD则宣布：当这个缓存在处理高端服务器上更大的数据块时，其并不十分高效。对于Hammer，AMD将会专注于提高分之预测的预测能力来改善这个问题。他们对内部结构进行了微调，以求使分支预测单元区分不同的分支类型。为了预测一个分支的趋向，AMD增加一个实际上可以看作为一些小型外部算法的“分支地址计算器”，这样便可以计算得更为精确。这样做虽说有些过分，但毕竟使得预测能力大大提升。
第三，AMD还将增加地址转换缓存TLB的容量，TLB中记录了内存地址映射的信息，也就是将内存中的虚拟地址转化为CPU可识别的无力地址。它可以有效地减低系统内存的延迟。更大的TLB就可以从某些操作中节省下更多的时钟周期，以提高工作效率。
总之，CPU的速度现在已不单单只取决于时钟频率，内存的控制技术也渐渐显示出其重要地位，我们希望AMD可以以其全新的设计理念来给PC CPU产业带来一场革命。
网友评论