有关AMD Zen3构架的一些细节得到曝光，Zen 3仍将采用CPU Die与I/O Die分离的Chiplets设计方案，但单个CCX将会拥有8个核心，任何一个核心都可以调用全部的32M L3缓存，IPC性能有望在Zen 2基础上再提升15%。
AMD的Zen架构，尤其是基于7nm工艺制程的Zen 2架构，让AMD在桌面平台， 甚至的移动处理器平台都抢回许多风头，重新收获消费者的认可。近日，据外媒AdoredTV提供的消息，AMD的下一代Zen 3构架将会采用全新的核心设计改进，目标是让Zen 3构架的IPC（每时钟周期）性能相比目前的Zen 2再提升10~15%。
简而言之，Zen 3构架仍将采用CPU Die与I/O Die分离的Chiplets设计方案，但单个CCX将会拥有8个核心，而目前基于Zen 2架构的锐龙处理器的单个CCX是4个核心，2个CCX组成一个CCD，共计8个核心，共享32M L3缓存，且单个CCX之间的L3缓存是不能共用的，也就是说每个核心最多只能调用16MB L3缓存。如果某个应用程序只能支持4个或者更少核心的话，此时另外一个CCX的16MB L3缓存可能会被闲置造成浪费。
而Zen 3构架将单个CCX扩大到了8核，内置32MB L3缓存，也就意味着任何一个核心都可以调用全部的32M L3缓存，不会再造成L3缓存的浪费。因此在一些对单核性能要求较高的应用中，这种设计方案将会进一步增强处理器的运算效率。
Zen 2构架的IPC提升18%的重要原因之一就是L3缓存容量翻倍，Zen 3构架将每个核心能够利用的缓存容量再次翻倍，对于IPC性能的提升毫无疑问是有力的。另外这样的L3缓存设计并不需要增加额外的晶体管，即便是在7nm+制程工艺不变的情况下，也能带来额外的性能提升。根据AMD的路线图，Zen 3架构将在今年Q4正式亮相。
（文中图片来自网络）
网友评论