台积电 1nm 以下制程取得重大突破

互联网 | 编辑: 小蛀牙 2021-05-18 09:47:20转载

日前,台大、台积电和麻省理工共同发布研究成果,首度提出利用半金属Bi作为二维材料的接触电极。它可以大幅降降低电阻并提高电流,使其效能媲美硅材料,有助于半导体行业应对未来1纳米世代的挑战。

3月中旬的时候,美国科技巨头IBM公布了2nm技术路线,让人倍感振奋。据官方介绍,新的技术可以在150平方毫米大小面积内,容纳500亿颗晶体管。虽然摩尔定律速度放缓,但硅晶片微缩的前景依然广阔,2nm之后就是1.5nm、1nm,硅片触及物理极限。

日前,台大、台积电和麻省理工共同发布研究成果,首度提出利用半金属Bi作为二维材料的接触电极。它可以大幅降降低电阻并提高电流,使其效能媲美硅材料,有助于半导体行业应对未来1纳米世代的挑战。

论文中写道,目前硅基半导体已经推进到5nm和3nm,单位面积容纳的晶体管数量逼近硅材料物理极限,效能无法逐年显著提升。此前,二维材料被业内寄予厚望,却始终掣肘于高电阻、低电流等问题。

此次三方合作中,麻省理工是半金属铋电极发现者,台积电将铋(Bi)沉积制程进行优化,台大团队运用氦离子束微影系统(Helium-ion beam lithography)将元件通道成功缩小至纳米尺寸,终于大功告成,耗时长达一年半的时间。

4月下旬的时候台积电更新了其制程工艺路线图,称其4纳米工艺芯片将在2021年底进入“风险生产”阶段,并于2022年实现量产;3纳米产品预计在2022年下半年投产, 2纳米工艺正在开发中。

说明:所有图文均来自网络,版权归原作者所有,如果侵犯您的权益,请联系我们删除。

相关阅读

每日精选

点击查看更多

首页 手机 数码相机 笔记本 游戏 DIY硬件 硬件外设 办公中心 数字家电 平板电脑