紧跟英特尔的脚步，联想也将IdeaPad系列全线的配置升级到了迅驰 2平台，更低功耗的处理器，更高的前端总线，更快的内存，都让IdeaPad变得更加耀眼。
首次搭载DDR3内存
与之前我们测试过的F8S Montevina版不同，IdeaPad Y730采用了最符合规范的迅驰 2平台，其重点就是使用了全新的DDR 3内存。
|
联想 IdeaPad Y730 详细信息 | |
| 处理器 型号 | Intel Core 2 Extreme P9400 |
| 处理器 主频 | 2.53 GHz（6M二级缓存、1066MHz前端总线） |
| 芯片组 | Intel Crestline PM45 + ICH9 |
| 内存信息 | 4GB DDR 3 1066（双通道） |
| 硬盘信息 | 320GB SATA 5400rpm，160GB SATA 5400rpm |
| 光学驱动器 | 蓝光Combo |
|
显示系统 | |
| 屏幕大小 | 17 英寸 |
| 屏幕分辨率 | 1920 ×1200 |
| 显示芯片 | ATI Radeon HD3650 |
| 显存容量 | 512MB |
|
扩展能力 | |
| 内建无线模块/开关 |
Intel Wireless WiFi Link 5300 / 有 |
| 以太网/Modem接口 | 有 / 有 |
| 扩展插槽/蓝牙/红外 | Express Card 54 / 有 / 有 |
| USB/1394/读卡器/eSTAT | 4个 / 有 / 有/ 无 |
| VGA/S端子/DVI/HDMI | 有 / 无 / 无 / 有 |
| 音频接口/摄像头 | 耳机/ 麦克风 / 130万像素 |
| 预装操作系统 | Windows Vista Premium（样机） |
我们知道DDR 3内存具有更高的运行频率。以往的DDR2虽然能够达到1066MHz这样的高频率，但是无论是产量、良品率以及使用时的发热量都很难得到保证，但DDR 3内存通过提升预取设计位数至8Bit，实现了运行频率的翻倍提升，1066MHz对DDR 3来说不过是起跳频率而已。这样即使是单通道DDR 3内存，也足以满足最新的Penryn处理器高达1066MHz的前端总线。
Y730使用的Hynix出品的DDR 3内存
同时，DDR 3内存还将标准工作电压从DDR 2的1.8v降低为1.5v，这样无论是功耗还是散热方面都对整个系统更有帮助。让迅驰 2低功耗长待机的优势得以进一步发扬。
| 内存规范 | DDR 1 | DDR 2 | DDR 3 |
| 电压 VDD/VDDQ | 2.5V/2.5V | 1.8V/1.8V (+/-0.1) |
1.5V/1.5V (+/-0.075) |
| I/O接口 | SSTL_25 | SSTL_18 | SSTL_15 |
| 数据传输率(Mbps) | 200~400 | 400~800 | 800~2000 |
| 容量标准 | 64MB~1GB | 256MB~4GB | 512MB~8GB |
| Memory Latency（ns） | 15~20 | 10~20 | 10~15 |
| CL值 | 1.5/2/2.5/3 | 3/4/5/6 | 5/6/7/8 |
| 预读取设计 | 2 | 4 | 8 |
| 逻辑Bank数量 | 2/4 | 4/8 | 8/16 |
| 突发长度 | 2/4/8 | 4/8 | 8 |
| 封装 | TSOP | FBGA | FBGA |
| 引脚标准 | 184Pin DIMM | 240Pin DIMM | 240Pin DIMM |
同时，DDR 3相比较DDR 2还有很多方面的改进，比如如下几个方面：
1.逻辑Bank数量
DDR2 SDRAM中有4 Bank和8 Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2GB容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。
2.封装（Packages）
DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。
3.突发长度（BL，Burst Length）
由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
4.寻址时序（Timing）
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在 5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外， DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。
网友评论