带宽翻倍 为高速设备扫除瓶颈
我们知道在下周二即将发布的Ivy Bridge平台除了完成TICK-TOCK任务之外，还会在第一代3D晶体管和HD4000以及22nm全新制程的技术上试水，以积累和改进更多的地方作为自己的技术储备，毕竟CPU方面AMD已经跟Intel不是一个档次上了。当然作为打算推的新品，新特性还是会加入不少——大家都知道的PCI-E 3.0和USB 3.0以及Thunderbolt。
一般来说新接口的标准从推出到普及是要经过好几年的时间，USB3.0就是一个例子。原因很简单，它们的推行是要符合推行者的利益以及厂商的利润，包括对应接口的设备的普及程度都有很大的关系。不过PCI-E 2.0的带宽在双路6970CFX成绩远高与同频的HD6990已经暴露出瓶颈了，为了迎接次世代双芯显卡，PCI-E 3.0的到来自然是瓜熟蒂落，水到渠成了。
PCI-E 3.0的改进之处在于电源管理方面，以及读写延迟，包括传输带宽等处，至于其他方面则和2.0没什么区别。在电源管理方面诸如L0S等这也都是深度休眠所具备的条件，非至强不能启用和控制，也就是说L0S跟桌面级用户无关。而在延迟方面也只是有小小的提升。唯独带宽翻倍的提升是显而易见的，并且也是对于绝大多数普通用户来说是最实际的。
我们之前做过很多关于PCI-E 3.0相对于PCI-E 2.0的带宽提升，当然那些都是靠第三方芯片实现而并非原生，因此在很多测试结果上都不能做为一个标准去衡量它。Sandy Bridge包括Sandy Bridge-E在原生PCI-E Lane上都是基于2.0的，那么也就是说PCI-E的收发频率为5GHz，借助第三方芯片实现的PCI-E 3.0要想实现8GHz的收发频率从而达到带宽翻倍的目的，是将芯片组提供的其他的PCI-E Lane“挪”到了这个PCI-E Lane上，还是自动将CPU端PCI-E控制器与显卡端的频率“超频”至8GHz了呢？或者是另有原因？因此在原生PCI-E 3.0问世之前这些都是存在争论的地方。
上图是一张PCI-E简单的参数介绍，图中标注的绿色部分也就是说明了PCI-E 3.0的带宽是2.0的2倍，即8组Lane(×8)就等于上代的16组Lane(×16)，在引脚方面并没有任何的变化，其实就是收发主频的功效，不过笔者也不明白是8GHz而不是10GHz，这一点还需日后求证。
网友评论