台积电将于近期量产3nm工艺，比原计划推出了三个月左右，3nm工艺采用EUV光罩层数高达26层，相对于7nm制程，晶体管密度提升70%左右，面积减少42%。但是代工成本是5nm的近两倍，是7nm的三倍多。
按照台积电先前的计划，将在今年下半年量产3nm工艺，如今已经到了9月份，台积电才刚刚把此事提上日程，比原计划推迟了三四个月。所以明年将很少有产品可以用上3nm制程，包括明年的苹果A16芯片。
台积电3nm工艺量产进度迟缓，一方面是因为量产难度大，也有一方面原因是代工价格太贵的原因。
日前也有业内人士爆出了台积电3nm工艺的代工价格，采用EUV光罩层数高达26层，3nm工艺12英寸晶圆的报价高达3万美元。相比于目前5nm工艺的16900美元差不多翻了一倍，是7nm工艺的9346美元的3倍多。
目前，7nm单颗芯片的成本在233美元，5nm成本则是288美元。3nm工艺可以将晶体管密度提升70%左右，面积减少42%，预计成本会在300-400美元之间。
所以，3nm工艺相对于目前的主流工艺，成本难度将会大幅增加。不过3nm不会很快地应用在消费级产品之上，目前NVIDIA和AMD分别采用8nm和7nm制程，明年可能将普及5nm工艺。
（图片来自网络）
网友评论