随着INTEL的915平台的发布，最新的ICH6-M也进入了我们的视野。而ICH6除了在一些电源管理特性方面有所增强外，也正式引入了SATA（串行ATA，以下简称SATA）和PCI-E概念。对于笔记本来说，从它诞生的那天起就一直使用着PATA（并行ATA，以下简称PATA）来连接硬盘，SATA的出现无疑
PATA技术的特点和缺陷
PATA技术的特点和缺陷
PATA接口的速度
我们知道，ATA-33的速度为33MB/S，ATA-100的速度是100MB/S。那这个速度是如何计算出来的呢？
首先，我们需要知道总线上的时钟频率，比如ATA-100是25MHz，PATA的并行数据线有16根，一次能传送16bit的数据。而ATA-66以上的规范为了降低总线本身的频率，PATA被设计成在时钟的上下沿都能传输数据（类似DDR的原理），使得在一个时钟周期内能传送32bit。
这样，我们很容易得出ATA-100的速度为：25M*16bit*2=800Mbps=100MByte/s。
PATA的局限性
在相同频率下，并行总线优于串行总线。随着当前硬盘的数据传输率越来越高，传统的并行ATA接口日益逐渐暴露出一些设计上的缺陷，其中最致命的莫过于并行线路的信号干扰问题。
那各信号线之间是如何干扰的呢？
1，首先是信号的反射现象。从南桥发出的PATA信号，通过扁长的信号线到达硬盘（在笔记本上对应的也有从南桥引出PATA接口，一直布线到硬盘的接口）。学过微波通信的读者肯定知道，信号在到达PATA硬盘后不可避免的会发生反弹，而反弹的信号必将叠加到当前正在被传输的信号上，导致传输中数据的完整性被破坏，引起接受端误判。
所以在实际的设计中，都必须要设计相应的电路来保证信号的完整性。
图4：信号反射问题的解决
我们看到，从南桥发出的PATA信号一般都需要经过一个排阻才发送到PATA的设备。我们必须加上至少30个电阻（除了16根数据线，还有一些控制信号）才能有效的防止信号的反弹。而在硬盘内部，硬盘厂商会在里面接上终端电阻以防止引号反弹。这不仅对成本有所上升，也对PCB的布局也造成了困扰。
当然，信号反弹在任何高速电路里都会发生，在SATA里我们也会看到终端电阻，但因为SATA的数据线比PATA少很多，并且采用了差分信号传输，所以这个问题并不突出。
2，其次是信号的偏移问题
理论上，并行总线的数据线的长度应该是一致的。而在实际上，这点很难得到保证。信号线长度的不一致性会导致某个信号过快/过慢到达接受端，导致逻辑误判。不仅如此，导致信号延迟的原因还有很多，比如线路板上的分布电容、信号线在高频时产生的感抗等都会引起信号的延迟。
图5：信号偏移
如图，在左侧南桥端我们发送的数据为[1，1，1，0]，在发送到硬盘的过程中，第四个信号由于某种原因出现延迟，在判断时刻还没到达接受端。这样，接受端判断接受到的信号为[1，1，1，1]，出现错误。由此也可看出，并行数据线越多，出现错误的概率也越大。
下图是SONY Z1的硬盘转接线，我们看到，设计师做了不少蛇行走线以满足PATA数据线的长度一致性要求。
图6：硬盘转接线上的蛇行走线
网友评论